

Customer No. 31561 Application No.: 10/709,125 Docket No. 11808-US-PA

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Applicant Application No. : Hsu et al.

: 10/709,125

Filed

: Apr. 15, 2004

For

: NAND FLASH MEMORY CELL ROW, NAND FLASH

MEMORY CELL ARRAY, OPERATION AND

FABRICATION METHOD THEREOF

Examiner

: N/A

Art Unit

: 2818

ASSISTANT COMISSIONER FOR PATENTS

Arlington, VA22202

Dear Sirs:

Transmitted herewith is a certified copy of Taiwan Application No.: 92129718, filed on: 2003/10/27.

A return prepaid postcard is also included herewith.

Respectfully Submitted,

JIANO CHYUN Intellectual Property Office

elinda Lee

Registration No.: 46,863

Please send future correspondence to:

7F.-1, No. 100, Roosevelt Rd.,

Sec. 2, Taipei 100, Taiwan, R.O.C.

Tel: 886-2-2369 2800

Fax: 886-2-2369 7233 / 886-2-2369 7234

E-MAIL: BELINDA@JCIPGroup.com.tw; USA@JCIPGroup.com.tw

인민 인터 인터 인터



인당 인당 인당 인당

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛, 其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

西元 2003 年 10

Application Date

號

Application No.

人 : 力晶半導體股份有限公司 請

Applicant(s)

CERTIFIED COPY PRIORITY DOCUM

Director General

蔡練

發文日期: 西元

Issue Date

發文字號: Serial No.

09320524830

जर जर



申請日期	:	IPC分類
申請案號	:	




(以上各欄日	由本局填言	發明專利說明書
	中文	反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法
發明名稱	英 文	NAND FLASH MEMORY CELL ARCHITECTURE, NAND FLASH MEMORY CELL ARRAY, MANUFACTURING METHOD AND OPERATING METHOD OF THE SAME
		1. 許正源 2. 洪至偉
二、 發明人 (共4人)	姓 名 (英文)	1. HSU, CHENG YUAN 2. HUNG, CHIH WEI
	國 籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW
	住居所(中文)	1. 新竹市武陵路179巷2號6樓之3 2. 新竹市花園街106號7樓之3
	住居所(英文)	1.6F-3, No. 2, Lane 179, Wu-lin Rd., Hsinchu City, Taiwan, R.O.C. 2.7F-3, No. 106, St. Hwai-yuan, Hsin-chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 力晶半導體股份有限公司
	名稱或 姓 名 (英文)	1. Powerchip Semiconductor Corp.
三 申請人 (共1人)	國籍(中英文)	1. 中華民國 TW
	住居所(營業所)	
	住居所(營業所)	
	代表人(中文)	1. 黄崇仁
	代表人(英文)	1. HUANG, CHUNG JENG
Mill Heart &	OT MAN FOR MAN	





申請日期:	IPC分類	y
申請案號: (以上各欄由本局填註)	發明專利說明書	

中文 發明名稱 英 文 姓 名 3. 宋達 (中文) 4. 黄明山 姓 名 3. SUNG DA (英文) 4. HUANG, MIN SAN 國籍 (中英文) 3. 中華民國 TW 4. 中華民國 TW 發明人 住居所 3. 新竹市光復路一段89巷123-2號9F-1 (中 文) (共4人) 3.9F-1, No. 123-2, Alley 89, Sec. 1, Kwang-fu Rd., Hsinchu, Taiwan, 住居所 (英文) 4. No. 7,Po-Chuan San Rd., Hsinchu, Taiwan, R.O.C. 名稱或 姓 名 (中文) 名稱或 姓 名 (英文) 國籍 ミ (中英文) 住居所 申請人 (營業所) (共1人) 文) 住居所 營業所) 英 文) 代表人 (中文) 代表人 (英文)



四、中文發明摘要 (發明名稱:反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法)

伍、(一)、本案代表圖為:第__1__ 圖


(二)、本案代表圖之元件代表符號簡單說明:


BL1~BL4: 位元線

EG1~EG3: 抹除閘極線

六、英文發明摘要 (發明名稱:NAND FLASH MEMORY CELL ARCHITECTURE, NAND FLASH MEMORY CELL ARRAY, MANUFACTURING METHOD AND OPERATING METHOD OF THE SAME)

A NAND flash memory cell array consisted of a plurality of memory cell architecture is provided. Each of memory cell architecture includes a plurality of memory cells set up between first selecting transistor and second selecting transistor with series connection. Each memory cell is consisted of substrate, tunneling dielectric layer, floating gate, inter-gate





四、中文發明摘要 (發明名稱:反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法)

Eal ~ Ec3: 抹除閘極

Qa1~Qd3: 記憶胞

SG1、SG2: 選擇閘極線

SL: 源極線

STa1~STa2、STb1~STb3 : 選擇電晶體

WL1~WL4: 字元線

六、英文發明摘要 (發明名稱: NAND FLASH MEMORY CELL ARCHITECTURE, NAND FLASH MEMORY CELL ARRAY, MANUFACTURING METHOD AND OPERATING METHOD OF THE SAME)


dielectric layer, controlling gate and source/drain regions, and a erasing gate is set between two adjacent memory cells. A plurality of word lines is set to connect the memory cells in the same rows. A source line is set to connect the source region of first transistor in the same rows. A plurality of bit lines is set to connect the drain region of second transistor in the same



四、中文發明摘要 (發明名稱:反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法)

六、英文發明摘要 (發明名稱: NAND FLASH MEMORY CELL ARCHITECTURE, NAND FLASH MEMORY CELL ARRAY, MANUFACTURING METHOD AND OPERATING METHOD OF THE SAME)

rows. A first selecting gate line and a second selecting gate line are set to connect the gate of first transistor in the same rows and the gate of second transistor in the same rows, respectively. A plurality of erasing gate lines are set to connect the erasing in the same rows.



五、發明說明 (3)

置問極、問間介電層與控制問極;多數個摻雜區設置於開極結構串聯連接在在一個與控制的基底中,極結構出位於摻雜區之間,所使結構之間,於開極設置於開極之間,於開極與緣結構之間,第一選擇開極結構之間,發出過過,與第二選擇開極結構之一個人。

在上述NAND(反及閘)型快閃記憶胞列中,於摻雜區(源極/汲極區)上設置抹除閘極。因此,記憶胞在進行抹除操作時,可以藉由F-N穿隧效應,將電子從浮置閘極拉出至抹除閘極而移除之。由於本發明是使電子經由抹除閘極移除,而非使電子穿越穿隧氧化層從基底移除,因此本發明並不需要於基底中設置深N型井區,且不需要於陣列周邊設置暴露N型井區之區域,而可以增加元件的集積度。此外,本發明直接於每兩個相鄰兩閘極結構共用一個抹除閘極,因此不會增加快閃記憶胞之體積。

一本發明提供一種反及閘型快閃記憶胞陣列,其係由呈二維配置的多數個記憶胞列所構成。各記憶胞列中包括多數個閘極結構,各閘極結構由基底起至少包括穿隧介電層、浮置閘極、閘間介電層與控制閘極;多數個摻雜區設置於閘極結構之間的基底中,而使閘極結構串聯連接在一





一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
		無	
二、□主張專利法第二十	五條之一第一項係	憂先權:	
申請案號:		!	
日期:		無	
三、主張本案係符合專利	法第二十條第一耳	頁□第一款但書	或□第二款但書規定之期間
日期:			
四、□有關微生物已寄存	於國外:		
寄存國家:		無	
寄存機構: 寄存日期:		,	
寄存號碼:			
□有關微生物已寄存	於國內(本局所指	;定之寄存機構)	:
寄存機構: 寄存日期:		無	
寄存號碼:		• • • • • • • • • • • • • • • • • • • •	
□熟習該項技術者易	於獲得,不須寄存	<u> </u>	

五、發明說明(1)

發明所屬之技術領域

本發明是有關於一種記憶體元件,且特別是有關於一種反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法。

先前技術

快閃記憶體元件由於具有可多次進行資料之存入、讀取、抹除等動作,且存入之資料在斷電後也不會消失之優點,所以已成為個人電腦和電子設備所廣泛採用的一種非揮發性記憶體元件。

典型的快閃記憶體元件係以摻雜的多晶矽製作浮置閘極(Floating Gate)與控制閘極(Control Gate)。而且,控制閘極係直接設置在浮置閘極上,浮置閘極與控制閘極之間以介電層相隔,而浮置閘極與基底間以穿隧氧化層(Tunnel Oxide)相隔(亦即所謂堆疊閘極快閃記憶體)。

當對快閃記憶體進行資料寫入之操作時,係藉由於控制閘極與源極/汲極區施加偏壓,以使電子注入浮置閘極中。在讀取快閃記憶體中的資料時,係於控制閘極上施加一工作電壓,此時浮置閘極的帶電狀態會影響其下通道(Channel)的開/關,而此通道之開/關即為判讀資料值「0」或「1」之依據。當快閃記憶體在進行資料之抹除時,係將基底、汲(源)極區或控制閘極的相對電位提高,並利用穿隧效應使電子由浮置閘極穿過穿隧氧化層(Tunneling Oxide)而排至基底或汲(源)極中(即Substrate Erase 或 Drain (Source) Side Erase),或





五、發明說明(2)

是穿過介電層而排至控制閘極中。

發明內容

有鑑於此,本發明之一目的為提供一種反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法,可以簡單的製作出反及閘型陣列結構之快閃記憶胞,且能夠提高程式化速度,並提高記憶胞效能。

本發明之另一目的為提供一種反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法,可以提高記憶胞集積度元件效能。

本發明提供一種反及閘型快閃記憶胞列,包括多數個閘極結構,各閘極結構由基底起至少包括穿隧介電層、浮





五、發明說明(4)

在上述NAND(反及閘)型快閃記憶胞陣列中,於摻雜區(源極/汲極區)上設置抹除閘極。因此,記憶胞在進行抹除操作時,可以藉由F-N穿隧效應,將電子從浮置閘極拉出至抹除閘極而移除之。由於本發明是使電子經由抹除閘極移除,而非使電子穿越穿隧氧化層從基底移除,因此本發明並不需要於基底中設置深N型井區,且不需要於陣列周邊設置暴露N型井區之區域,而可以增加元件的集積度。此外,本發明直接於每兩個相鄰兩閘極結構共用一個抹除閘極,因此不會增加快閃記憶胞之體積。

本發明提供一種反及閘型快閃記憶胞之製造方法,此方法係先提供基底,並於此基底上形成多數個閘極結構,這些閘極結構成一列,且閘極結構由基底起依序為穿隧介





五、發明說明 (5)

電層、浮置開極、開間介電層與控制開極。接著,於開極,於將雖區後,於將雖區後,於將雖區後,間以為之人則雖形成第一間以於,並以則以為之之則,,並於則以之之,,,並於第一一選擇開極,並於第二一間以及,,,於第一一選擇開極與第二一時極,於第一一選擇開極與第二一選擇開極,於第一一選擇開極與開極。接著一一選擇用極與關之基底中形成與源極區電性連接之源極線。

在上述反及閘型快閃記憶胞之製造方法中,本發明藉由於摻雜區(源極/汲極區)上(亦即閘極結構之間)形成抹除閘極。因此,記憶胞在進行抹除操作時,可以藉由F-N穿隧效應,將電子從浮置閘極拉出至抹除閘極而移除之。

而且,本發明並不需要於基底中形成深N型井區,因此不需要於陣列周邊形成暴露N型井區之區域,而可以增加元件的集積度。此外,本發明直接於每兩個相鄰兩閘極結構共用一個抹除閘極,因此不會增加快閃記憶胞之體積。另外,浮置閘極之材質為砷離子摻雜的多晶矽,因此在形成作為浮置閘極與後續形成之抹除閘極之間的閘間介電層時,可形成有利於進行抹除操作之圓形形狀。

本發明又提供一種反及閘型快閃記憶胞陣列之操作方法,適用於上述之反及閘型快閃記憶胞陣列,此方法係在進行程式化操作時,於選定之位元線施加0伏特電壓,於非選定之位元線施加第一電壓,於第一選擇閘極線施加第





五、發明說明 (6)

二電壓,於選定之記憶胞所耦接之字元線上施加第三電壓,於選定之認能的第四電壓,以利用通道F-N穿隧效應程式化選定之該記憶胞。進行請取操作時,於選壓位元線施加第六一選擇閘極線施加第六一電壓,於第一環上施加O伏特電壓,非選定字元線上施加第七電壓,以讀取能胞。在進行抹除不實壓,於抹除閘極線上施加第八電壓,此第八電壓由抹除作電壓差足以使注入記憶胞之浮置閘極的電子,與進行整個記憶胞陣列之抹除。

本發明於進行NAND(反及閘)型快閃記憶胞陣列之操作時,係利用通道F-N穿隧效應(F-N Tunneling)使電子經由通道穿過穿隧介電層注入浮置閘極中,以進行記憶胞之程式化操作;並利用F-N穿隧效應(F-N Tunneling)使電子從浮置閘極穿過閘間介電層注入抹除閘極中,以進行記憶胞之抹除操作。由於,本發明之操作方式減少了電子穿越空之抹除電層之次數,因此可以提高穿隧介電層之壽命,遊增加元件的可靠度。而且,由於在進行程式化操作時,係利用電子注入效率較高的通道F-N穿隧效應,故可以降低記憶胞之動作均利用F-N穿隧效應,電流消耗小,可有效降低整個記憶體元件之功率損耗。

為讓本發明之上述目的、特徵、和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下:





五、發明說明 (7)

實施方式

第1圖為繪示一種本發明之NAND(反及閘)型快閃記憶胞陣列之電路簡圖。在本實施例中係以3列之NAND列記憶胞為例做說明。

請參照第1圖,NAND(反及閘)型快閃記憶胞陣列包括多數個選擇電晶體STal~STa3與STbl~STb3、多數個記憶胞Qal~Qd3、多數條字元線WL1~WL4、選擇閘極線SG1與SG2。位元線BL1~ BL4與抹除閘極線EG1~EG3。

記憶胞Qa1~Qd1在列之方向形成記憶胞列,並串聯連接於選擇電晶體STa1與選擇電晶體STb1之間。記憶胞Qa2~Qd2在列之方向形成記憶胞列,並串聯連接於選擇電晶體STa2與選擇電晶體STb2之間。記憶胞Qa3~Qd3在列之方向形成記憶胞列,並串聯連接於選擇電晶體STa3與選擇電晶體STb3之間。

多數字元線在行方向平行排列,且連接同一行之記憶胞之閘極。亦即,第一行之記憶胞Qal~Qa3之閘極則耦接至所對應之字元線WL1。第二行之記憶胞Qb1~Qb3之閘極則耦接至所對應之字元線WL2。第三行之記憶胞Qc1~Qc3之閘極則耦接至所對應之字元線WL3。第四行之記憶胞Qd1~Qd3之閘極則耦接至所對應之字元線WL4。

選擇電晶體STa1~STa3之閘極則耦接至選擇閘極線SG1。選擇電晶體STa1~STa3之汲極分別耦接至位元線BL1~BL3。選擇電晶體STb1~STb3之閘極則耦接至選擇閘極線SG2。選擇電晶體STb1~STb2之源極則耦接至源極線





五、發明說明 (8)

SL。在同一列之相鄰兩記憶胞之間設置有抹除閘極,亦即 在記憶胞Qal~Qdl彼此之間分別形成有抹除閘極Eal~ Ecl;在記憶胞Qa2~Qd2彼此之間分別形成有抹除閘極Ea2 ~Ec2;在記憶胞Qa3~Qd3彼此之間分別形成有抹除閘極 Ea3~Ec3。多數抹除閘極線在行方向平行排列,且連接同 一行之抹除閘極。亦即,第一行之抹除閘極Eal~Ea3耦接 至所對應之抹除閘極線EG1;第二行之抹除閘極Eb1~Eb3 耦接至所對應之抹除閘極線EG2;第三行之抹除閘極Ecl~ Ec3 耦接至所對應之抹除閘極線EG3。

接著請同時參照第1圖及表一,以明瞭本發明之 NAND(反及閘)型快閃記憶胞陣列之操作模式,其係包括程 式化、抹除與資料讀取等操作模式。在下述說明中係以第 1 圖所示之記憶胞Qb2 為實例做說明。

請同時參照第1圖,當對記憶胞Qb2進行程式化操作 時,於選定字元線WL2上施加偏壓+Vgp,其例如是10伏特 至20伏特左右。其他未選定字元線WL1、WL3、WL4上施加 偏壓+Vg,其例如是5伏特至7伏特左右,以打開未選定記 憶胞之通道區。於選擇閘極線SG1施加偏壓+Vst,其例如 是10伏特至20伏特左右,以打開選擇電晶體STal~STa3之 通道,而使位元線BL1~BL3分別與記憶胞Qa1~Qd1、記憶 胞Qa2~Qd2、記憶胞Qa3~Qd3電性連接。於選擇閘極線 SG2施加0伏特左右之偏壓。選定位元線BL2施加0伏特左右 之偏壓;非選定位元線BL1、BL3上施加偏壓+Vb,其例如 是5伏特至7伏特左右。源極線SL電壓為0伏特。於抹除閘





五、發明說明 (9)

極線EG1~EG3施加O伏特之偏壓。在此種偏壓情況下,即可在選定記憶胞Qb2之浮置閘極與基底之間建立一個大的電場,而得以利用通道F-N穿隧效應(Channel F-N Tunneling)使電子由通道注入浮置閘極中。

在進行上述程式化操作時,共用同一條字元線WL2之記憶胞Qb1、Qb3並不會程式化。這是因為未選定位元線BL1、BL3上施加5伏特至7伏特之電壓,故記憶胞Qb1、Qb3的汲極會施加有5伏特至7伏特之電壓,而可遮蔽浮置閘極與基底之間的高電場,使得浮置閘極與通道之間的電場不足以引發通道F-N穿隧現象,當然就不會程式化記憶胞Qb1、Qb3。

此外,由於未選定字元線WL1、WL3、WL4上施加5伏特至7伏特之電壓,此電壓只是用於打開記憶胞之通道,而不足以引發通道F-N穿隧現象,因此非選定字元線WL1、WL3、WL4所連接的記憶胞Qa1~Qa3、Qc1~Qc3、Qd1~Qd3不會被程式化。

而且在上述說明中,雖係以記憶元件陣列中單一記憶 胞為單位進行程式化,然而本發明之NAND(反及閘)型快閃 記憶胞陣列之程式化也可藉由各字元線、選擇閘極線、位 元線的控制,而以位元組、節區,或是區塊為單位進行程 式化。

當讀取記憶胞Qb2之資料時,於選擇閘極線SG1施加偏壓+Vst,其例如是5伏特至7伏特左右,以打開選擇電晶體STa1~STa3之通道,而使位元線BL1~BL3分別與記憶胞





五、發明說明(10)

Qa1~Qa3電性連接。於選擇閘極線SG2施加偏壓+Vst,其例如是5伏特至7伏特左右,以打開選擇電晶體STb1~STb3之通道,而使源極線SL分別與記憶胞Qd1~Qd3電性連接。於選定位元線BL2上施加1伏特至2伏特左右之偏壓Vdr,非選定位元線BL1、BL3之電壓為0伏特。選定字元線WL2施加0伏特左右之偏壓,其他未選定字元線WL1、WL3、WL4上施加偏壓Vg,其例如是5伏特至7伏特左右,以打開記憶胞之通道區。於抹除閘極線EG1~EG3施加0伏特之偏壓。由於此時浮置閘極中存有電荷量的記憶胞的通道關閉且電流很小,而浮置閘極中未存有電荷量的記憶胞的通道打開且電流大,故可藉由記憶胞之通道開關/通道電流大小來判斷儲存於此記憶胞中的數位資訊是「1」還是「0」。

而且在上述說明中,雖係以記憶元件陣列中單一記憶 胞為單位進行讀取操作,然而本發明之NAND(反及閘)型快 閃記憶胞陣列之讀取操作也可藉由各字元線、選擇閘極 線、位元線的控制,而讀取以位元組、節區,或是區塊為 單位之資料。

接著說明本發明NAND(反及閘)型快閃記憶胞陣列之抹除方法。如表一所示,本發明之抹除方法係為對整個NAND(反及閘)型快閃記憶胞陣列作抹除為例作說明。

當對記憶胞進行抹除時,於所有抹除閘極線EG1至EG3上施加偏壓+Vge,其例如是10伏特至20伏特左右。源極線SL、字元線 $VL1\sim VL4$ 、位元線 $BL1\sim BL3$ 及選擇閘極線SG1~SG2為浮置。於是施加於抹除閘極與浮置閘極之間的電





五、發明說明 (11)

壓足以在抹除閘極與浮置閘極之間建立一個大的電場,而 得以利用F-N穿隧效應(F-N Tunneling)使電子由浮置閘極 穿過閘間介電層(抹除閘極與浮置閘極之間的介電層)注入 抹除閘極而移除。

上述本發明之抹除方法係以對整個NAND(反及閘)型快 閃記憶胞陣列作抹除為例作說明。當然本發明之NAND(反 及閘)型快閃記憶胞陣列之抹除操作也可藉由抹除閘極線 的控制,而以節區或是區塊為單位進行抹除。舉例來說, 若只選擇於抹除閘極線EG1施加偏壓+Vge,則只有記憶胞 Qal \sim Qa3、記憶胞Qbl \sim Qb3中的資料會被抹除。亦即,共 用一抹除閘極線的兩行記憶胞中的資料會被抹除。

此外,本發明於進行NAND(反及閘)型快閃記憶胞陣列 之操作時,係利用通道F-N穿隧效應(F-N Tunneling)使電 子經由通道穿過穿隧介電層注入浮置閘極中,以進行記憶 胞之程式化操作;並利用F-N穿隧效應(F-N Tunneling)使 電子從浮置閘極穿過閘間介電層注入抹除閘極中,以進行 記憶胞之抹除操作。由於,本發明之操作方式減少了電子 穿越穿隧介電層之次數,因此可以提高穿隧介電層之壽 命,並增加元件的可靠度。而且,由於在進行程式化操作 時,係利用電子注入效率較高的通道F-N穿隧效應,故可 以降低記憶胞電流,並且能夠提高操作速度。另外由於程 式化及抹除之動作均利用F-N穿隧效應,電流消耗小,可 有效降低整個記憶體元件之功率損耗。

接著,說明本發明之反及閘(NAND)型快閃記憶胞陣列





五、發明說明(12)

之結構。

第2圖為繪示本發明之反及閘(NAND)型快閃記憶胞陣列之結構剖面圖。在第2圖中繪示有共用同一條源極線的兩記憶胞列,而一個記憶胞列中具有有四個記憶胞。以下只針對一個記憶胞列做說明。

請參照第2圖,本發明之NAND(反及閘)型快閃記憶胞陣列結構至少是由基底100、P型井區102、多個閘極結構104a~104d包括穿隧介電層106、浮置閘極108、閘間介電層110、控制閘極112、間隙壁114與間隙壁116)、掺雜區(源極/汲極區)120、多個抹除閘極122a~122c、介電層124、間隙壁126、選擇閘極128a~128b、選擇閘極介電層130、源極區132、汲極區134、層間介電層136、插塞138、源極線134所構成。

基底100例如是矽基底,在此基底100中例如是設置有P型井區102。

多個閘極結構104a~104d設置於基底100上。各個閘極結構104a~104d由基底100起依序為穿隧介電層106、浮置閘極108、閘間介電層110與控制閘極112。間隙壁114例如是設置於控制閘極112之頂部與側壁。間隙壁116例如是設置於浮置閘極108之側壁。

多數個掺雜區(源極/汲極區)120例如是設置於兩相鄰之閘極結構104a~104d之間的基底100中,而使閘極結構104a~104d串聯連接在一起。

介電層124設置掺雜區(源極/汲極區)120,亦即位於





五、發明說明 (13)

於 閘 極 結 構 $104a\sim104d$ 之 間 的 基 底 100 上 。 間 隙 壁 126 設 置 於 閘 極 結 構 104a ~ 104d 側 壁。

多數個抹除閘極128a~128b例如是設置於閘極結構 104a~104d之間、且位於摻雜區(源極/汲極區)120上方。 其中抹除閘極128a~128b例如是填滿閘極結構104a~104d 之間的間隙。介電層124則設置於抹除閘極128a~128b與 掺雜區(源極/汲極區)120之間。

選擇閘極128a與選擇閘極128b分別設置於閘極結構 104a~104d中最外側之兩閘極結構(104a與104d)之側壁。 選擇閘極介電層130設置於選擇閘極128a(選擇閘極128b) 與基底100之間。

源極區132設置於選擇閘極128b不與閘極結構104d相 鄰之一側的基底100中。汲極區134設置於選擇閘極128a不 與閘極結構104a相鄰之一側的基底100。

層間介電層136設置於基底100上。源極線140設置於 層間介電層136上,且藉由插塞138與源極區132電性連 接。

在上述NAND(反及閘)型快閃記憶胞陣列中,於摻雜區 (源極/汲極區)120上設置抹除閘極122a~122c。因此,記 憶胞在進行抹除操作時,可以藉由F-N穿隧效應,將電子 從浮置閘極拉出至抹除閘極122a~122c而移除之。

而且,本發明與習知的NAND(反及閘)型快閃記憶胞陣 列相比較,由於本發明是使電子經由抹除閘極移除,而非 習知使電子穿越穿隧氧化層從基底移除,因此本發明並不





五、發明說明 (14)

需要於基底中設置深N型井區,且不需要於陣列周邊設置 暴露N型井區之區域,而可以增加元件的集積度。

此外,本發明直接於每兩個相鄰兩閘極結構104a~ 104d共用一個抹除閘極122a~122c,因此不會增加快閃記 憶胞之體積。


在上述實施例中,係以使四個記憶胞結構串接在一起 為實例做說明。當然,在本發明中串接的記憶胞結構的數 目,可以視實際需要串接適當的數目,舉例來說,同一條 位元線可以串接32至64個記憶胞結構。

接著,說明本發明之NAND(反及閘)型快閃記憶胞陣列 的製造方法,第3A圖至第3G圖為繪示本發明之NAND(反及 閘)型快閃記憶胞陣列的製造流程剖面圖。而且,第3A圖 至第36圖係只針對主動區上的製程剖面做說明。

首先請參照第3A圖,提供基底200,在此基底200中已 形成元件隔離結構(未圖示)M以定義出主動區。接著,於 基底200中形成P型井區202。然後,於此基底300表面形成 一層穿隧介電層204,此穿隧介電層204之材質例如是氧化 矽,穿隧介電層204之形成方法例如是熱氧化法,其厚度 例如是85埃~110埃左右

接著,於穿隧介電層204上形成一層條狀的導體層 206,其材質例如是摻雜的多晶矽,此導體層206之形成方 法例如是利用化學氣相沈積法形成一層未掺雜多晶矽層 後,進行離子植入步驟以形成之。導體層206之厚度例如 是200埃至500埃左右,植入導體層206之掺質例如是砷離





五、發明說明 (15)

子,以利在後續的熱氧化製程中形成有利於抹除之圓形形 狀。

接著,請參照第3B圖,於基底200上形成一層閘間介 電層208。閘間介電層208之材質例如是氧化矽/氮化矽/氧 化矽等,而各層之厚度分別是50~80埃、40~70埃以及30 ~60埃。閘間介電層208之形成步驟例如是先以熱氧化法 形成一層氧化矽層後,利用化學氣相沈積法形成氮化矽 層,接著再用濕氫/氧氣(H2/02 gas)去氧化部分氮化矽層 而形成另一層氧化矽層。當然,閘間介電層208之材質也 可以是氧化矽層、氧化矽/氮化矽等。

接著,於基底200上形成一層導體層(未圖示)後,利 用罩幕將導體層圖案化,用以定義出做為控制閘極之用的 導體層210。導體層210之材質例如是掺雜的多晶矽,導體 層210之形成方法例如是以臨場(In-Situ)掺雜離子之方 式,利用化學氣相沈積法以形成之。

移除罩幕之後,於導體層210之側壁與頂部形成絕緣 層212(間隙壁)。絕緣層212(間隙壁)之材質例如是氧化 矽,形成絕緣層212(間隙壁)之方法例如是熱氧化法。而 且,絕緣層212(間隙壁)之形成方法也可以先沈積一層絕 緣材料層後,進行一蝕刻步驟,而只留下位於導體層212 頂部與側壁之絕緣材料層。當然,在導體層210上也可以 形成有一層頂蓋層(未圖示),然後直接在導體層210側壁 形成間隙壁。

接著請參照第30圖,以導體層210與絕緣層212(間隙





五、發明說明(16)

壁)為罩幕定義閘間介電層208、導體層206與穿隧介電層 204,使其分别形成閘間介電層208a、導體層206a與穿隧 介電層204a。其中,導體層206a係做為浮置閘極之用。亦 即,圖示之導體層(控制閘極)210、閘間介電層208a、導 體層(浮置閘極)206a與氧化層204a(穿隧氧化層)構成閘極 结構214。然後,於整個基底200上形成一層圖案化罩幕層 216,此圖案化罩幕層312暴露預定形成掺雜區218(源極/ 汲極區)的區域。然後,以圖案化罩幕層216與閘極結構 214為罩幕進行離子植入步驟,於基底100中植入掺質而形 成掺雜區218(源極/汲極區)。其中,掺雜區218(源極/汲 極區)形成於每兩相鄰閘極結構214之間。

接著請參照第3D圖,移除圖案化罩幕層216後,於閘 極結構之間的掺雜區218(源極/汲極區)表面形成介電層 220、於基底200上形成介電層224、並於導體層206a(浮置 閘極)之側壁形成絕緣層(間隙壁)222。其中,絕緣層(間 隙壁)222即作為浮置閘極與後續形成之抹除閘極之間的閘 間介電層。介電層220、介電層224與絕緣層(間隙壁)222 之材質例如是氧化矽,介電層220、介電層224與絕緣層 (間隙壁)222之形成方法例如是熱氧化法。其中,介電層 220之厚度例如是300埃以上,其厚度較佳為300埃至500埃 左右。

接著請參照第3日圖,於摻雜區218(源極/汲極區)上 (亦即,閘極結構214之間)形成導體層226,此導體層226 係作為抹除閘極之用。導體層226之材質例如是摻雜的多





五、發明說明 (17)

晶矽,導體層226之形成方法例如是先以臨場掺雜離子之方式,利用化學氣相沈積法於基底200上形成一層導體層(未圖示),此導體層填滿閘極結構214之間的間隙。然後,移除閘極結構214之間隙內以外的導體層以形成之。

接著,於閘極結構214最外側之兩閘極結構214未形成有導體層226之側壁形成間隙壁228。間隙壁228之形成步驟例如是先形成厚度例如是150埃至400埃左右之高溫氧化矽層(High Temperature Oxide,HTO),然後利用非等向性蝕刻製程移除部分高溫氧化矽層而形成之。介電層224在形成間隙壁228時,也會被移除而只留下間隙壁228下方之介電層,此殘留下之介電層也可視為間隙壁228之一部份。

接著請參照第3F圖,於基底200上形成一層圖案化罩幕層230,此圖案化罩幕層230覆蓋導體層226。然後,於基底200上形成選擇閘極介電層232。選擇閘極介電層232之材質例如是氧化矽,其厚度例如是90埃至100埃,選擇閘極介電層232之形成方法例如是熱氧化法。

接著,於閘極結構214最外側之兩閘極結構214未形成有導體層226之側壁形成導體層234。導體層234之材質例如是掺雜的多晶矽,導體層234之形成方法例如是先以臨場摻雜離子之方式,利用化學氣相沈積法於基底300上形成一層導體層(未圖示)。然後,利用非等向性蝕刻製程移除部分導體層以形成之。其中,導體層234係作為記憶胞列的選擇閘極。





五、發明說明 (18)

接著請參照第3G圖,以圖案化單幕層230、閘極結構214與導體層234為罩幕,利用離子植入法而於導體層234一側之基底200中形成源極區236、汲極區238。之後,移除圖案化罩幕層230後,於基底200上形成層間介電層240,於層間介電層240中形成與源極區236電性連接的插塞242,並於層間介電層240上形成與插塞242電性連接的導線244(源極線)。後續完成快閃記憶體之製程為習知技藝者所周知,在此不再贅述。


在上述實施例中,本發明藉由於於摻雜區(源極/汲極區)上(亦即閘極結構之間)形成抹除閘極。因此,記憶胞在進行抹除操作時,可以藉由F-N穿隧效應,將電子從浮置閘極拉出至抹除閘極而移除之。

而且,本發明並不需要於基底中形成深N型井區,因此不需要於陣列周邊形成暴露N型井區之區域,而可以增加元件的集積度。此外,本發明直接於每兩個相鄰兩閘極結構共用一個抹除閘極之此不會增加快閃記憶胞之體積形分外,浮置閘極之材質為砷離子摻雜的多晶矽,因此在形成作為浮置閘極與後續形成之抹除閘極之間的閘間介電層時,可形成有利於進行抹除操作之圓形形狀。

在上述實施例中,係以使四個記憶胞結構串接在一起為實例做說明。當然,在本發明中串接的記憶胞結構的數目,可以視實際需要串接適當的數目,舉例來說,同一條位元線可以串接32至64個記憶胞結構。

雖然本發明已以一較佳實施例揭露如上,然其並非用





五、發明說明 (19)

以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

第1圖為繪示一種本發明之NAND(反及閘)型快閃記憶胞陣列之電路簡圖。

第2圖為繪示本發明之反及閘(NAND)型快閃記憶胞陣列之結構剖面圖。

第3A圖至第3G圖為繪示本發明之NAND(反及閘)型快閃記憶胞陣列的製造流程剖面圖。

表一為本發明之NAND(反及閘)型快閃記憶胞陣列的操作電壓表。

圖式標示說明:

100、200:基底

102、202:P型井區

104a、104b、104c、104d、214: 閘 極 結 構

106、204、204a: 穿隧介電層

108: 浮置閘極

110、208、208a: 閘間介電層

112:控制閘極

114、116、126、212、222、228: 間隙壁

120、218: 掺雜區(源極/汲極區)

122a、122b、122c: 抹除閘極

124: 介電層

128a、128b、234 : 選擇 閘 極

130、232: 選擇閘極介電層

132、236: 源極區

134、238: 汲極區



圖式簡單說明

136、240: 層間介電層

138、242: 插塞

140、244: 源極線

206、206a、210、226: 導體層

216、230: 圖案化罩幕層

220、224: 介電層

BL1~BL4: 位元線

EG1~EG3: 抹除閘極線

Eal ~Ec3: 抹除閘極

Qal ~Qd3: 記憶胞

SG1、SG2: 選擇閘極線

SL: 源極線

STal ~STa2、STbl ~STb3 : 選擇電晶體

WL1~WL4: 字元線



1. 一種反及閘型快閃記憶胞列,包括:

多數個閘極結構,各該閘極結構由一基底起至少包括 一穿隧介電層、一浮置閘極、一閘間介電層與一控制閘 極;

多數個摻雜區,設置於該些閘極結構之間的該基底中,而使該些閘極結構串聯連接在一起;

多數個抹除閘極,設置於該些閘極結構之間、且位於 該些摻雜區上方;

- 一間隙壁,設置於該些閘極結構與該些抹除閘極之間;
 - 一介電層,設置於該些抹除閘極與該些摻雜區之間;
- 一第一選擇閘極與一第二選擇閘極,分別設置於些閘極結構中最外側之該兩閘極結構之側壁;
- 一選擇閘極介電層,設置於該第一選擇閘極、該第二選擇閘極與該基底之間;
- 一汲極區,設置於該第一選擇閘極不與外側之該閘極結構相鄰之一側的該基底中;以及
- 一源極區,設置於該第二選擇閘極不與外側之該閘極結構相鄰之一側的該基底中。
- 2. 如申請專利範圍第1項所述之反及閘型快閃記憶胞列,其中該抹除閘極填滿該些記憶胞閘極結構之間的間隙。
- 3. 如申請專利範圍第1項所述之反及閘型快閃記憶胞列,其中該選擇閘極介電層之厚度包括90埃至100埃左



- 12. 如申請專利範圍第7項所述之反及閘型快閃記憶胞陣列,其中該介電層之厚度包括300埃至500埃左右。
- 13. 一種反及閘型快閃記憶胞陣列之製造方法,包括:

提供一基底;

於該基底上形成多數個閘極結構,該些閘極結構成一列,各該些閘極結構由該基底起依序為一穿隧介電層、一 浮置閘極、一閘間介電層與一控制閘極;

於該些閘極結構之間的該基底中形成多數個摻雜區; 於該些摻雜區表面形成一介電層,並於該浮置閘極之 側壁形成一第一間隙壁;

於該些閘極結構之間的間隙形成一抹除閘極;

於該些閘極結構中最外側之該兩閘極結構的側壁上形成一第二間隙壁;

於該基底上形成一選擇 閘極介電層;

於該第二間隙壁之側壁上形成一第一選擇閘極與一第二選擇閘極;

於該第一選擇閘極與該第二選閘極未與該些閘極結構相鄰側之該基底中形成一源極區與一汲極區;以及

於該基底上形成與該源極區電性連接之一源極線。

14. 如申請專利範圍第13項所述之反及閘型快閃記憶胞陣列之製造方法,其中該些閘極結構之形成步驟包括:

於該基底上形成一第一介電層;

於該介電層上形成一第一導體層



右。

- 4. 如申請專利範圍第1項所述之反及閘型快閃記憶胞列,其中該閘間介電層之材質包括氧化矽/氮化矽/氧化矽。
- 5. 如申請專利範圍第1項所述之反及閘型快閃記憶胞 陣列,其中該浮置閘極之材質為掺雜砷離子之多晶矽。
- 6. 如申請專利範圍第1項所述之反及閘型快閃記憶胞列,其中該介電層之厚度包括300埃至500埃左右。
 - 7. 一種反及閘型快閃記憶胞陣列,包括:

多數個記憶胞列,呈二維配置,而成一記憶胞陣列, 各該記憶胞列中包括:

多數個閘極結構,各該閘極結構由一基底起至少 包括一穿隧介電層、一浮置閘極、一閘間介電層與一控制 閘極;

多數個摻雜區,設置於該些閘極結構之間的該基 底中,而使該些閘極結構串聯連接在一起;

多數個抹除閘極,設置於該些閘極結構之間、且位於該些摻雜區上方;

一間隙壁,設置於該些閘極結構與該些抹除閘極 之間;

一介電層,設置於該些抹除閘極與該些摻雜區之間;

一第一選擇閘極與一第二選擇閘極,分別設置於些閘極結構中最外側之該兩閘極結構之側壁;



- 一選擇閘極介電層,設置於該第一選擇閘極、該 第二選擇閘極與該基底之間;

- 多數字元線,在行方向平行排列,且連接同一行之該 些閘極結構之該控制閘極;
 - 多數位元線,分別連接該第一選擇閘極之該汲極區
- 一源極線,分別連接同一行之該第二選擇閘極之該源極區;以及
- 多數抹除閘極線,在行方向平行排列,且連接同一行之該些抹除閘極。
- 8. 如申請專利範圍第7項所述之反及閘型快閃記憶胞陣列,其中該抹除閘極填滿該些記憶胞閘極結構之間的間隙。
- 9. 如申請專利範圍第7項所述之反及閘型快閃記憶胞陣列,其中該選擇閘極介電層之厚度包括90埃至100埃左右。
- 10.如申請專利範圍第7項所述之反及閘型快閃記憶胞陣列,其中該閘間介電層之材質包括氧化矽/氮化矽/氧化矽。
- 11. 如申請專利範圍第7項所述之反及閘型快閃記憶胞陣列,其中該浮置閘極之材質為摻雜砷離子之多晶矽。



於該第一導體層上形成一第二介電層;

於該閘間介電層上形成一第二導體層;

圖 案 化 該 第 二 導 體 層 以 形 成 該 控 制 閘 極 ; 以 及

圖案化該第二介電層、該第一導體層、該第一介電層以形成該閘間介電層、該浮置閘極與該穿隧介電層。

- 15. 如申請專利範圍第13項所述之反及閘型快閃記憶 胞陣列之製造方法,其中於形成該控制閘極之步驟後與形 成該閘間介電層、該浮置閘極與該穿隧介電層之步驟前, 更包括於該控制閘極之側壁與頂部形成一第三間隙壁。
- 16. 如申請專利範圍第14項所述之反及閘型快閃記憶 胞陣列之製造方法,其中於該控制閘極之側壁與頂部形成 該第三間隙壁之方法包括熱氧化法。
- 17. 如申請專利範圍第14項所述之反及閘型快閃記憶 胞陣列之製造方法,其中於形成該閘間介電層、該浮置閘 極與該穿隧介電層步驟中,包括以具有該第三間隙壁之該 控制閘極作為自行對準罩幕。
- 18. 如申請專利範圍第13項所述之反及閘型快閃記憶 胞陣列之製造方法,其中於該些摻雜區表面形成該介電 層,並於該浮置閘極之側壁形成該第一間隙壁之方法包括 熱氧化法。
- 19. 如申請專利範圍第13項所述之反及閘型快閃記憶 胞陣列之製造方法,其中於該基底上形成該選擇閘極介電 層之方法包括熱氧化法。
 - 20. 如申請專利範圍第13項所述之反及閘型快閃記憶




胞 陣 列 之 製 造 方 法 , 其 中 該 浮 置 閘 極 之 材 質 包 括 掺 雜 砷 離 子 之 多 晶 矽 。

進行程式化操作時,於選定之該位元線施加O伏特電壓,於非選定之該位元線施加一第一電壓,於該第一選擇閘極線施加一第二電壓,於選定之該記憶胞所耦接之該字元線上施加一第三電壓,非選定該些字元線上施加一第四電壓,以利用通道F-N穿隧效應程式化選定之該記憶胞;

進行讀取操作時,於選定之該位元線施加一第五電壓,於該第一選擇閘極線施加一第六電壓,於選定之該記憶胞所耦接之該字元線上施加O伏特電壓,非選定該些字元線上施加一第七電壓,以讀取該記憶胞;以及






在進行抹除操作時,於該些抹除閘極線上施加一第八電壓,該第八電壓與該基底一電壓差足以使注入該些記憶胞之該浮置閘極的電子,經由該抹除閘極而移除,以進行整個記憶胞陣列之抹除。


- 22. 如申請專利範圍第21項所述之反及閘型快閃記憶 胞陣列之操作方法,其中該第一電壓為5伏特至7伏特左 右。
- 23. 如申請專利範圍第21項所述之反及閘型快閃記憶胞陣列之操作方法,其中該第二電壓為10伏特至20伏特左右。
- 24. 如申請專利範圍第21項所述之反及閘型快閃記憶 胞陣列之操作方法,其中該第三電壓為10伏特至20伏特左 右。
- 25. 如申請專利範圍第21項所述之反及閘型快閃記憶 胞陣列之操作方法,其中該第四電壓為5伏特至7伏特左 右。
- 26. 如申請專利範圍第21項所述之反及閘型快閃記憶 胞陣列之操作方法,其中該第五電壓為1伏特至2伏特左 右。
- 27. 如申請專利範圍第21項所述之反及閘型快閃記憶胞陣列之操作方法,其中該第六電壓為5伏特至7伏特左右。
- 28. 如申請專利範圍第21項所述之反及閘型快閃記憶胞陣列之操作方法,其中該第七電壓為5伏特至7伏特左




六、申請專利範圍

右。 29. 如申請專利範圍第21項所述之反及閘型快閃記憶 胞陣列之操作方法,其中該第八電壓為10伏特至20伏特左 右。







第 1 圖




第2圖




第3B圖




第30圖






第3E圖





第3F圖




第36圖

	程式化	抹除	讀取
選定字元線 WL2	+Vgp	0	0
非選定字元線 WL1、WL3、 WL4	+Vg	0	+ V g
選定位元線 BL2	0	0	+Vbr
非選定位元線 BL1、BL3	+Vb	0	0
選擇閘極線 SG1	Vst	0	Vst
選擇閘極線 SG2	0	0	Vst
源極線SL	0	浮置	0
抹除閘極線 EG1、EG2、EG3	0	+Vge	. 0







(4.5版)申請案件名稱:反及閘型快閃記憶胞列、反及閘型快閃記憶胞陣列及其製造方法與操作方法

